- 2019-8-23
- 制御・IT系, 製品ニュース
- Virtex UltraScale 440 FPGA, Virtex UltraScale+, Virtex UltraScale+ VU19P, Vivado Design Suite, ザイリンクス
米ザイリンクスは2019年8月21日（米国時間）、16nmの「Virtex UltraScale+」シリーズに、世界最大となる「Virtex UltraScale+ VU19P」（以下、VU19P）を追加すると発表した。350億個のトランジスタを搭載したVU19Pは、これまで1つのデバイスでは実現できなかった最高のロジック集積度とI／O数を誇り、テスト／計測、演算、ネットワーク、航空宇宙／防衛関連といったアプリケーションだけでなく、将来の最先端ASIC／SoCテクノロジーのエミュレーションやプロトタイピングにも対応する。
VU19Pは、900万個のシステムロジックセル、最大1.5テラビット／秒のDDR4メモリ帯域幅、最大4.5テラビット／秒のトランシーバー帯域幅、2000以上のユーザーI／Oを備えたFPGAの新たなスタンダードになるといい、これにより、現在最も複雑といわれるSoCのプロトタイピングやエミュレーションが可能になり、人工知能（AI）や機械学習（ML）、ビデオ処理、センサーフュージョンに向けた新しく複雑なアルゴリズムの開発に寄与する。VU19Pは、これまで業界最大だった20nmのFPGA「Virtex UltraScale 440 FPGA」の1.6倍の規模を誇る。
VU19Pは、さまざまなデバッグツールや可視化ツール、IPによってサポートされ、次世代のアプリケーションやテクノロジーを短時間で開発し、検証するための包括的な開発プラットフォームを提供する。ハードウェアとソフトウェアの協調検証によって、開発者は物理的なデバイスが利用可能になる前にソフトウェアを起動し、カスタム機能を実装できる。
さらに、ザイリンクスの「Vivado Design Suite」を使用すれば、デザインフローの協調最適化が可能になる。これによりコストやテープアウトのリスクを軽減でき、効率を向上させ市場投入までの時間を短縮できるとしている。
