光AIアクセラレーター用シリコン光回路を、17分の1サイズにコンパクト化早稲田大とKDDI総研

早稲田大学とKDDI総合研究所は2023年4月27日、AI（人工知能）の低消費電力化と高速化の実現に向け、従来比で約17分の1の面積の光AIアクセラレーター用シリコン光回路を試作し、時系列データの予測に成功したと発表した。研究成果は5月8日にアメリカのサンノゼで開かれる光エレクトロニクス関連の総合的な国際学術会議CLEO2023で発表される。

AIの活用が進む中、一部の演算を光回路に置き換える光AIアクセラレーターは、消費電力を削減でき、学習や推論の高速化も可能なことから、研究開発が盛んに進められている。中でもシリコン上に形成した光回路は、電子回路や他の光素子との集積化が容易で、小型化も可能だと期待されているが、実用化には一層の小型化が求められていた。

シリコン上に光回路を形成する方法の1つとして、従来、長い渦巻き状マルチモード光導波路構造が試みられてきたが、4cm程度の光導波路が必要で、渦巻き状に収容しても2mm×2mm程度の面積が必要だった。

今回の研究では、導波路幅を約2倍広くし、蛇行状の導波路構造を採用することで長さを調整。短い導波路長でゆっくり進む光波（高次モード）を多数発生させるとともに、信号を高速化して、シリコン上に面積0.25mm×0.92mmの光回路を試作。性能比較のため標準的に用いられているタスクであるSanta Fe波形の予測をさせたところ、正解データと予測データの誤差が非常に小さく、構造の有効性を示した。

研究グループでは今後、光回路の構造探索や規模拡大を進め、GPUベースのAIアクセラレーターに比べて10分の1の低消費電力で高速な光AIチップの基盤技術の確立を目指す。

光AIアクセラレーター用シリコン光回路を、17分の1サイズにコンパクト化　早稲田大とKDDI総研