アドバンテストは2018年4月4日、次世代超高速DRAMを試験可能なテスト・システム「T5503HS2」を発表した。初出荷は2018年4〜6月期の予定だ。
拡大するメモリー需要に応えるため、半導体メーカ各社では、DDR5やLPDDR5といった、最高速度6.4 Gbpsでデータ転送可能なシンクロナスDRAMの開発を進めている。T5503HS2は、それらの先端メモリーと、従来のメモリーの両方に対応したテスト・システムだ。最高8Gbpsの試験速度、±45ピコ秒の総合タイミング精度、1万6256チャンネルの試験ピンにより高い同時測定効率とコスト効率を提供。オプションの4.5GHz高速クロックを使用すればデータレート8Gbpsを上回るメモリ半導体にも対応できる。
アドバンテストによると、DDR5やLPDDR5といった次世代超高速メモリの量産試験が可能なテスト・システムは業界唯一だという。次世代DRAMデバイス試験において重要となる、DQS-DQ（クロック信号とデータ信号）の自動タイミング補正や、デバイス電源の高速応答性能を備える。また高性能アルゴリズミック・パターン発生器（ALPG）により、複雑に進化したDRAMの機能試験を高速、高品質に実施できる。従来品の「T5503HS」はシームレスかつ経済的なコストで「T5503HS2」にアップグレード可能だ。
