タグ：LDMOS
-
LDMOSの負入力耐性とESD耐性を両立させるセルレイアウトを開発 東芝デバイス＆ストレージ
東芝デバイス＆ストレージとジャパンセミコンダクターは2020年9月23日、アナログIC向けLDMOSの重要特性である負入力耐性とESD耐性を両立させる最適デザインを開発したと発表した。ESD耐性を許容できる水準を維持しつ…詳細を見る-
-
-
東芝、人体帯電モデル耐量と負電圧耐性を両立した完全分離型Nチャネル-LDMOSを開発
東芝は2017年6月1日、0.13μm（マイクロメートル）世代のアナログパワー半導体向けに、高い人体帯電モデル（HBM）耐量と負電圧耐性を両立した完全分離型Nチャネル-LDMOSの素子を開発したと発表した。 近年、…詳細を見る-
-
